② 公開特許公報(A) 平1-198214

@Int. Cl. 4

4 4 A

識別記号

庁内整理番号

@公開 平成1年(1989)8月9日

H 02 H 3/24

7/12 3/155 H 02 M

A -8324-5 G G -6846-5 G

-7829 - 5H

審查請求 有 請求項の数 1 (全5頁)

60発明の名称 低電圧検出回路

> 21)特 願 昭63-21026

22出 昭63(1988) 1月29日

沢 72発 明 者 小

督

神奈川県秦野市大秦町3-15

明 者 井 ⑫発 荒

直 樹

忠

良

スタンレー電気株式会

神奈川県平塚市袖ケ浜6-1-104

@発 明 者 畑

瓸

の出

神奈川県伊勢原市沼目 4-16-13 東京都目黒区中目黒2丁目9番13号

社

弁理士 平山 個代 理 人 — 幸 外1名

細

1. 発明の名称

低電圧検出回路

2、特許請求の範囲

ベースに電圧降下を検出すべき信号が入力され ると共にエミッタ、コレクタ間に所定電圧が印加 されるトランジスタと、定電圧が供給される出力 端子とアースの間に接続され且つ該トランジスタ のコレクタがツェナーダイオードを介してゲート に接続されるスイッチング素子とを含んでおり、 上記トランジスタに印加される所定電圧が、定電 圧電源から遅延回路を介して供給されるようにし たことを特徴とする、低電圧検出回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、スイッチングレギュレータ等からの 出力電圧が、低下又はゼロになったとき、これを 検出して、核スイッチングレギュレータ等の出力 を遮断するようにした、低電圧検出回路に関する ものである。

(従来の技術及び問題点)

従来、例えばスイッチングレギュレータ等にお いては、入力される直流電圧をパルス制御するこ とにより所望の出力電圧を得るようにしているが、 この出力電圧が例えば短絡、破損等の理由により 低下したりゼロになった場合、これを低電圧検出 回路により検出して、上記パルス制御を行なう制 御回路への出力を遮断して、該制御回路の発振を 停止させることによって抜スイッチングレギュレ - 夕等の出力を遮断するようにして、 抜スイッチ ングレギュレータ等を保護している。

このような低電圧検出回路としては、例えば第 3 図に示す構成のものが知られている。 即ち、第 3 図において、低電圧検出回路 1 は、図示しない スィッチングレギュレータ等からの出力電圧が入 力掮子2を介してそのベースに入力されるトラン ジスタ 3 と、 + 側が該トランジスタ 3 のエミッタ に、 - 側が該トランジスタ 3 のコレクタに接続さ れ且つ定電圧 Vc が抵抗 4 を介して + 側に 印加さ れる世解コンデンサ5と、この世解コンデンサ5 の+ 側が所定のツェナー電圧のツェナーダイオード 6 及び抵抗を介してゲートに接続されていて且つ上記定電圧 V c が抵抗を介してアノードに入力される S C R 7 と、この S C R 7 のアノード側に接続された出力端子 8 とから構成されている。

وه د که مسید

連続的に出力する。

ここで、該スイッチングレギュレータ等の出力 電圧が負荷の短絡、破損等によって低下したり又 はゼロになったときには、入力端子2に印加され る上記出力電圧が低下するので、該出力電圧が所 定電圧以下になると、トランジスタ3のベースに はしレベルの信号が入力されることとなり、従っ てトランジスタ 3 のエミッタ, コレクタ間がオフ となり、これによって電解コンデンサ5は定電圧 Vcからの電流により充電されることとなり、該 電解コンデンサ5の充電電圧がツェナーダイオー ド6の所定のツェナー電圧以上になったときに、 電解コンデンサ5から該ツェナーダイオード6及 び抵抗を介してSCR7のゲートに電流が流れ、 これにより該SCR7のアノード、カソード間が 導通状態となるので、該SCR7のアノード側に 入力される定電圧V。は該SCR7を介してアー スに接続されることになり、かくして図示しない 前記制御回路へは信号が出力されなくなるので、 該制御回路の作動が停止され、スイッチングレギ

ュレータ等の出力が遮断されることになる。

しかしながら、このように構成された低電圧検出回路 1 においては、電源投入時に、スイッチングレギュレータ等の出力電圧が立ち上がる前に低電圧検出回路 1 が作動することによってこのスイッチングレギュレータ等の出力を遮断しないように、抵抗 4 及び電解コンデンサ 5 による時定数で決まる遅延時間を持たせている。

このため、上記出力電圧が異常時に低下したり電になった場合にも、上述の遅延時間の経過はいることにより制御回路のはまりが遅週ではいたのとなりが遅辺がある。 号入力を中止し、制御回路を停止させてスペからは サングレギュレータ等の出力を遮断することかから 切えば負荷の短路のような急波な事故が発生した 場合にも所定の遅延時間の経過後にしかススト なりしょこしからした ながっていないことになる。

さらに、一般に短絡事故の場合には、一時に短絡状態になるのではなく、短絡と開放を何回か繰り返した後に短絡状態に落ち着くのが通例である

ため、このような急波な出力電圧の変動に対して、 上述のように構成された低電圧検出回路 1 では遅延時間の存在によってスイッチングレギュレーク 等の装置が破壊してしまうこともあり得る。

(発明の目的)

本発明は、以上の点に鑑み、電源投入時には電圧低下を検出すべき出力の出力電圧が立ち上がる前に動作することなく、しかも該出力電圧の低下を検出した場合には直ちに上記出力を遮断し得るようにした、低電圧検出回路を提供することを目的としている。

〔 問題点を解決するための手段及び作用)

上記目的は、本発明によれば、ベースに電圧降下を検出すべき信号が入力されると共にエミッタコレクタ間に所定電圧が印加されるトランジスタのはに接続され且つこのトランジスタのコレクタがツェナーダイオードを介してゲートに接続されるスイッチング素子とを含んでおり、上記トランジスタに印加される所定電圧が、定電圧電源から遅延回

路を介して供給されるようにした低電圧検出回路 によって達成される。

J 4 11 11

この発明によれば、先ず電源投入時には定電圧 電源から遅延回路を介して所定の遅延時間の経過 後にトランジスタのエミッタ、コレクタ間に所定 は圧が印加されるので、検出すべき信号が所定の 位圧に立ち上がる前には本低電圧検出回路はトラ ンジスタのエミッタ、コレクタ間に所定電圧が印 加されていないため、故トランジスタがオフにな ってもスイッチング素子のゲートには信号が入力 されず、従って該スイッチング案子は非導通状態 であり、出力端子から定電圧の出力は遮断されな いが、その後トランジスタに所定電圧が印加され るようになると、検出すべき信号が基準電圧以上 である場合には、トランジスタはオンであるから、 前紀所定は圧はトランジスタを通ってアースに落 ちるため、スイッチング素子のゲートには信号が 入力されず、従ってスイッチング素子は非導通状 態であり、出力端子からは定電圧が出力されたま まであり、またこの状態から検出すべき信号が負

電圧が入力端子11から抵抗を介してそのベース に入力され且つそのエミッタがツェナーダイオー ド12を介してアースに接続されているトランジ スタ13と、定電圧V。が抵抗14を介して+側 に印加される電解コンデンサ15と、この電解コ ンデンサ15の+側が所定のツェナー電圧のツェ ナーダイオード16を介してベースに接続され且 つエミッタがアースに接続されている第二のトラ ンジスタ 1 7 と、ベースに上記定電圧 V c が抵抗 18を介して入力され且つ上記第二のトランジス タ17のコレクタが抵抗19を介して接続される と共にエミッタに上記定電圧V。が入力される第 三のトランジスタ20とを含んでおり、この第三 のトランジスタ 2 0 のコレクタがコンデンサ 2 1 を介してアースに接続されていると共に抵抗 2 2 を介して前記第一のトランジスタ13のコレクタ に接続されていて、さらに該トランジスタ13の コレクタがツェナーダイオード23及び抵抗を介

してアノードに入力されるSCR24と、铵SC

R24のアノード側に接続され且つ前記第三のト

かくして、本発明による低電圧検出回路は、電源投入時には電圧低下を検出すべき出力の出力電圧が立ち上がる前に動作することなく、しかも該出力電圧の低下を検出した場合には直ちに上記出力を遮断し得る。

(実施例)

以下、図面に示した実施例に基づいて本発明を説明する。

第 1 図は本発明による低電圧検出回路の一実施例を示しており、この低電圧検出回路 1 0 は、図示しないスイッチングレギュレータ等からの出力

ランジスタ 2 0 のコレクタが抵抗を介して接続されている出力端子 2 5 とから構成されている。

本発明による低電圧検出回路10は以上のよう に構成されており、先ず電源が投入されると、定 電圧 V 。 は第 2 図 (A) に示すように、 瞬時に立 ち上がるので、定電圧Vcからの電流により電解 コンデンサ15が充電され、この電解コンデンサ 15の充電電圧がツェナーダイオード16のツェ ナー電圧以上になると、電解コンデンサ15から 該ツェナーダイオード16を介してトランジスタ . 17のベースに電波が流れ、これによって眩トラ ンジスタ17のベースがHレベルになって抜トラ ンジスタ17がオンとなり、これと共にトランジ スタ20もオンとなる。 またツェナーダイオード 12 があるためトランジスタ 13 がオンになって いても抜トランジスタ13を通ってアースに電流 が流れないため、コンデンサ21が瞬時に充電さ れることになる。

かくして、所定の遅延時間 t 。 の後に、抵抗22 を介してトランジスタ 1 3 のコレクタには所定電 圧が印加される。

64 + 15 38

トランジスタ13のコレクタに所定電圧が印加されている状態においては、検出すべき信号が基準電圧以上である場合には、入力端子11から抵抗を介してトランジスタ13のベースに入力され

(発明の効果)

以上述べたように、本発明によれば、ベースに電圧降下を検出すべき信号が入力されると共にエミッタ、コレクタ間に所定電圧が印加されるトランジスタと、定電圧が供給される出力強子とアー

る信号は H レベルであるから、トランジスタ 1 3 はオンであり、前記所定 電圧はトランジスタ 1 3 を通ってアースに落ちるため、このトランジスタ 1 3 のコレクタにおける 電圧が低いので、ツェナーダイオード 2 3 の作用により 5 C R 2 4 のゲートには信号が入力されず、従って 5 C R 2 4 は非 導通状態であり、出力 端子 2 5 からは所定 電圧が出力されたままである。

しかし、その後トランジスタに所定電圧が印加されるようになると、検出すべき信号が基準電圧以上である場合には、トランジスタはオンであるから、前記所定電圧はトランジスタを通ってアー

4. A 41 49 20

かくして、本発明によれば、電源投入時にはないのはのでは、ないの出力は圧が立ち上の出力はにから、しからこの出力は圧がの低下を検出した場合には直ちに上記出力を遮断いるでは、というとはない。は、後出する、極めて優れた低電圧検出回路が提供され得る

ことになる.

4. 図面の簡単な説明

第1回は本発明による低電圧検出回路の一実筋例を示す回路図、第2図(A)~(D)は第1図の低電圧検出回路の動作タイミングを示すタイムチャートである。

第3図は従来の低電圧検出回路の一例を示す回路図である。

 10…低電圧検出回路: 11…入力端子:

 12.16.23…ツェナーダイオード: 13.

 17.20…トランジスタ: 14.18.19.

 22…抵抗: 15…電解コンデンサ; 21…コンデンサ; 24…SCR: 25…出力端子。

特許出願人: スタンレー電気株式会社 代理人: 弁理士 平山 ー 幸 同 : 弁理士 梅 津 保 三





